05. Computer Architecture

Bus

단일 Bus

병목 현상  Bottel neck

계층적 버스 구조

 1. 세분화된 버스 사용

 2. 이중 버스

 

 

Basic Hardware Mechanism

 1. Event Handling mechanism

  a. Interrupt  인터럽트

  b. Trap  트랩

 2. I/O Device Basic Concept

 3. I/O 처리 기법

  a. Polling

  b. DMA  Direct Memory Access

 4. I/O Device Access 기법

  a. I/O Instruction

  b. Memory Mapped I/O

Interrupt  인터럽트

 

 

Trap  트랩

Interrupt & Exeception  인터럽트

 1. Hardware Interrupt

 2. Software Interrupt

Hardware Interrupt (xv6)

 

 

Sofrware Interrupt (xv6)

xv6의 인터럽트

 1. trap()

Device Registers

 1. Control Register

 2. Status Register

 3. Input Register

 4. Output Register

 

 

I/O Controller

Polling

DMA  Direct Memory Access

 

 

DMA vs Polling

I/O Instruction

Memory Mapped I/O